|
目前大多数计算机硬盘驱动器都采用并行ATA接口传递数据，但随着人们对传输速度的要求越来越高，并行ATA已不能满足实际需要，于是业界提出了串行ATA方案。本文介绍串行ATA接口基本特性，并对其各层结构进行讨论。 目前的并行ATA最大问题是难以将数据传输率提高到100Mbps以上。并行ATA使用的是单端信令系统，容易引起噪声，将并联数据传输率提高到100Mbps以上要有新信令系统，而它无法与现有系统后向兼容。此外并行ATA的另一个局限是它使用5V信号电平，这与未来的硅芯片微电子工艺也不兼容。 串行ATA通过采用250mV差分信令方法解决这些问题，差分信号能抑制引入的噪声，且250mV差分信号电平与未来的微电子制造工艺是兼容的。图1显示了并行ATA与串行ATA的结构比较。 串行ATA基本特性 ATA是目前业界主要的硬盘驱动器(HDD)接口，根据国际数据公司(IDC)2002/03年的预测，到2006年，ATA发货量将增加到3.1亿套以上，并继续占据所有硬盘驱动器90%份额。很明显，在可预见的未来市场将继续需要配备ATA的硬盘驱动器。 串行ATA v1.0版由串行ATA工作组制定，并正被ANSI T13公共委员会采用准备纳入到其ATA/ATAPI 7规范中。与此同时，串行ATA Ⅱ工作组正在制定1.0版的扩充版本，以使串行ATA硬盘驱动器用于入门级服务器和存储器系统，串行ATA Ⅱ接口规范将使速度加倍，达到300Mbps。 串行ATA的设计使其对主机系统软件层透明，允许现有的操作系统、设备驱动程序和应用软件无需修改就可运行。接口是一个四线点对点结构，每个控制器连接支持一个设备，所以它没有并联ATA那样的主/从配置跳线问题。这种接口可大幅度减少并联ATA的引脚端数量，线缆更小将有助于气流并改善线缆布线。 串行ATA层次结构 串行ATA功能分为4层，从下到上依次是物理层、链路层、传输层和应用层(表1)。传输层和链路层控制全部操作，应用层设计为与并行ATA相同，这样保持了软件的兼容性，物理层则处理与设备之间的高速串行通信。串行ATA能传输所有ATA和ATAPI协议，并设计为与将来ATA标准前向兼容。此外，它还提供了对ATA加以改进的机会，如改善本地队列等。下面我们对各个层分别进行介绍。 1．物理层
串行ATA物理层(PHY)采用低压(250mV)差分信号，可使速度达到1.5Gbps以上，规划是十年以后达到6Gbps。有两组差分对，一组用于发送，一组用于接收。物理层包含了串行器/解串行器，提供段外(OOB)信号并处理加电顺序和速度协商。传输数据用10位字符进行串行化处理，接收数据则解串到10位字符，设备的状态将反馈到链路层。 该接口支持线缆(最长1米)和背板连接。连接器设计成盲对接，带有错列的触点以便于热拔插。它有三种电源电压，分别是12V、5V和3.3V，第一代线缆和连接器设计为支持未来的3.0Gbps速度。连接器位置和接口对5.25、3.5和2.5英寸设备都可以使用，这样在一个机架里可支持多种形式的设备，图2显示了串行ATA接口用在不同尺寸设备上的连接器位置。 2．链路层
链路层负责发送和接收帧、控制信号基元和进行流控制。链路层包含一个原字符编码/解码器、8B/10B编码/解码器、32位CRC计算器、数据密码转换/解码转换器和层控制器。 3．传输层 传输层把ATA和ATAPI信息打包或打开到帧信息结构中，传输层也处理FIFO或缓冲存储器以控制数据流。 4．应用层
应用层通过一个寄存器接口与传输层相互作用，即相当于传统并行ATA主适配器提供的那种，同时它还定义了一个影子寄存器块使其既能与并行ATA兼容又能与将来预期扩充兼容，所以其软件可与并行ATA设备后向兼容。 本文结论 串行ATA的市场机会包括所有ATA设备(不只是HDD)，以及潜在替代其它接口。要想快速得到采用关键是要有广泛的业界支持，例如英特尔芯片组中引入串行ATA支持就是业界采纳串行ATA硬盘驱动器最重要的步骤。在开始阶段，串行ATA硬盘驱动器最适合高端桌面型PC市场，而最终串行ATA将占据整个并行ATA市场。这也要求其成本下降到足以在非硬盘驱动器应用中取代并行ATA，如不需要接口性能的DVD驱动器。 另外，串行ATA硬盘驱动器还会侵入目前被并行SCSI所占据的市场。例如单用户低端工作站市场会发现串行ATA非常诱人，并行ATA已经进入这个市场。这个市场包括低端工作站、服务器和网络应用支持设备(NAS)。 串行ATA接口是并行ATA接口的重要技术升级，串行ATA的优点总结如下：
* 点对点连接，不需要进行主/从配置
* 电缆线更薄更长
* 串行ATA硬盘驱动器无需新的软件驱动程序
* 信号为低差分电压
* 接口带宽目前是150Mbps，然后会到300Mbps，最后可达600Mbps
* 可以很好配合将来的升级
* 连接器设计更好，具有热拔插、盲配对等特性
* 在所有数据和控制信息上进行32位CRC纠错
作者：Frank R. Chu，高级工程师，日立环球存储科技公司 | 
